# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-006665

(43) Date of publication of application: 14.01.1993

(51)Int.CI.

G11C 11/407 H01L 27/10

(21)Application number: 03-241344

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.09.1991

(72)Inventor: ITO KIYOO


HORI RYOICHI

## (54) LARGE SCALE INTEGRATED CIRCUIT

## (57) Abstract:

PURPOSE: To obtain a memory having high integration, in which a high external voltage can be used by increasing the size of an element in a first circuit and decreasing the size of a second circuit responding to an output signal of the first circuit.

CONSTITUTION: A gate oxide film tOX2 of an N-type MOS transistor (MOST) Qp is formed thicker than a gate oxide film tOX1 of a MOST Qm. A high drain voltage such as an external voltage VCC is supplied to a drain Dp of the MOST Qp, and a lower voltage VDP than the VCC is supplied from an inner power source voltage generator 30 to a drain Dm of the MOST Qm. Thus, an element in a first circuit is so formed in a large size that a breakdown voltage becomes high, and an element of a second circuit responding to the output signal of the first circuit is formed in a small size so as to enhance its integration.



## **LEGAL STATUS**

[Date of request for examination]

20.09.1991

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the

withdrawal

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

07.06.1994

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (18)日本因特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出顧公開番号

# 特開平5-6665

(43)公開日 平成5年(1993)1月14日

(51)IntQ." 職別配号 庁内整理番号 FI 技術表示열所 G 1 1 C 11/407 H01L 27/10 481 8728-4M G 1 1 C 11/34 8320-5L 354 F

> 発明の数1(全12頁) 審查請求 有

(21)出顧番号 特類平3-241344 (71)出願人 000005108 (62)分割の表示 特顧昭58-57143の分割 株式会社日立製作所 (22)出顧日 昭和56年(1981) 4月17日 東京都千代田区神田駿河台四丁目 6番地 (72) 発明者 伊藤 清男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所內 (72) 発明者 堀 陵一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (74)代理人 弁理士 小川 勝男


#### (54) 【発明の名称】 大規模集積回路

### (57)【要約】

【目的】本発明は半導体集積回路に関し、内部降圧手段 を有する集積回路を提供することにある。

【構成】チップ内に内部降圧手段を有し、その出力であ る低電圧電源をチップ上の適当な回路に供給する。

【効果】寸法の小さい素子、すなわち耐圧の小さい案子 で回路を構成することができる。そのため、集積回路の 高速化及び高集積化が図れる。



【特許請求の範囲】

【請求項1】第一の半導体接置と、第二の半導体装置とを有する半導体集積回路において、上記第一の半導体装置は、第一の電圧以下の第二の電圧を発生する装置であり、上記第一の半導体装置は、上記第二の半導体装置に上記第二の電圧を供給し、上記内部信号は、上記第二の半導体装置を構成する素子の寸法は、上記第一の半導体装置の上記第一の電圧が入力される素子の寸法より小さいことを特徴とする半導体集積回路。

1

【請求項2】請求項1に記載の半導体集積回路において、上記素子は、トランジスタであり、上記所定の電圧が入力される素子のしきい値電圧は、上記第二の半導体装置を構成する素子のしきい値電圧より大きいことを特徴とする半導体集積回路。

【請求項3】請求項1に記載の半導体集積回路において、上記素子は、トランジスタであり、上記第一の半導体装置の上記第一の電圧が入力される素子の分離幅は、上記第二の半導体装置を構成する素子の分離幅より大きいことを特徴とする半導体集積回路。

【請求項4】請求項1乃至請求項3のいずれかに記載の 半導体集積回路において、上記素子は、電界効果トラン ジスタであることを特徴とする半導体集積回路。

【請求項5】請求項4に記載の半導体集積回路において、上記第一の半導体装置の上記第一の電圧が入力される素子のゲート長は、上記第二の半導体装置を構成する素子のゲート長より大きいことを特徴とする半導体集積回路。

【請求項6】請求項4に記載の半導体集積回路において、上記第一の半導体装置の上記第一の電圧が入力され 30 る素子のチャネル長は、上記第二の半導体装置を構成する素子のチャネル長より大きいことを特徴とする半導体集積回路。

【請求項1】請求項4に記載の半導体集積回路において、上記第一の半導体装置の上記第一の電圧が入力される素子のゲート絶縁膜厚は、上記第二の半導体装置を構成する素子のゲート絶縁膜厚より大きいことを特徴とする半導体集積回路。

【請求項8】請求項1に記載の半導体集積回路において、上記第二の半導体装置は、メモリセルアレーを含み、該メモリセルアレーのワード線の高い側の電圧は、上記第二の電圧を基準に昇圧されて発生されることを特徴とする半導体集積回路。

【請求項9】請求項8に記載の半導体集積回路において、上記メモリセルアレーのデータ線の高い側の電圧は、上記第二の電圧とほぼ等しいことを特徴とする半導体集積回路。

【請求項10】請求項1に記載の半導体集積回路において、上記外部信号群は外部アドレス信号であることを特徴とする半導体集積回路。

2

【請求項11】請求項1に記載の半導体集積回路において、上記外部信号群は外部制御信号であることを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高密度の集積回路、とくに、高密度の半導体メモリに好適な集積回路に関する。

[0002]

【従来の技術】従来、半導体メモリの高集積化のために、特開昭51-104276では、2種のゲート酸化膜厚と2種のゲート領域表面濃度を組み合せた技術が提示されている。また、特開昭50-119543には、メモリアレー部のSi表面を高濃度にイオン打ちこみよりアレー部のトランジスタのしてみれたしたり、拡散局間隔をより小にしたり、拡散局間隔をより小にしたり、拡散局間隔をより小にしたり、拡散局間隔をより小にしたり、拡散局間隔をより小にしたり、拡散局間隔をより小にしたり、立ちがが表すの回路素子の絶縁破壊に対する対抗によって、トランジスタ等の回路素子の絶縁破壊に対する耐圧が小さくならざるをえない。したがって、これらの回路素子に与える電源電圧又はこれらの回路によって発生される信号電圧は、回路素子の寸法を小さくしたことに伴なって小さくする必要がある。

100031

【発明が解決しようとする課題】 - 方ユーザの使いやすさからみれば、外部からの印加電圧(メモリLSIのバッケージの電源ピンに印加される電圧)は、メモリを構成するトランジスタの寸法いかんによらず一定にしたいという要望がある。したがって外部からの印加電圧を下げることは望ましくない。したがって、上述の従来技術によっては、高い外部電圧を用いることのできる高集積度のメモリを実現することは出来ない。このことはメモリに限らず、他の集積回路にもあてはまる。

【0004】したがって、本発明の目的は、高い外部電圧を用いることができ、寸法が小さく、低い動作電圧で動作する回路素子を内部に有する高集積度の集積回路を提供することにある。

[0005]

【課題を解決するための手段】このため、本発明では、 集積回路の次の特徴に注目した。

【0006】(1)一般に集積回路の内、外部入力端子に接続された回路素子の耐圧は高くなければならない。この端子に外部から高い電圧が供給されても、また、静電力が発生しても、この素子が破壊されないようにするためである。したがって、この外部入力端子に接続された回路素子の寸法は大きくすることが実際上必要である。

【0007】(2) 集積回路の内、内部の回路は前述の ごとく、寸法を小さくし、それにより耐圧が小さくなっ ても破壊されないようにするために、それらへ供給する 電源電圧あるいはそれらにより発生される信号電圧の値を別電にあるいはそれらにより発生される信号電圧の値を外では、大きな振中の信号に応答する第1の回路素子は、耐圧が大きくなるように大きな方に大きなが出力信号に応答するの回路素子は、高級では、第1の電源電圧が入力で電源電圧が入の回路にこの第1の電源電圧が入りで電源電圧が入りを供給するための、寸法の大きな回路で圧が入りでである。第2の電源電圧に対応した大きなの電源電圧を有するように構成する。第2の電源電圧を有するように構成される。

#### [0008]

【作用】この結果、第1、第2の回路は、耐圧に関して 開題はなくでき、さらに、第2の回路は、小さい寸法の 回路素子で形成されるために、また、集積回路全体の中 では、第2の回路が占める面積が大きいため、集積回路 全体としてみたときに高集積化が図れる。

【実施例】以下、実施例に従がい本発明を説明する。

#### [0009]

【0010】図1は、本方式の概念を示すためのP型基板10からなるダイナミックメモリ用のメモリチップの断面図である。N型のモストランジスタ(MOST)Qpのゲート酸化膜toxiより厚くされ、MOST、QpのドレインDpには、高いドレイン電圧、たとえば外部電圧Vcc(たとえばない)が供給なた。MOST、QpのドレインDpには、高いドレイン電圧、たとえば外部電圧Vcc(たとえばない)が供給なた。MOST、QpのドレインDpに

は、高いドレイン電圧、たとえば外部電圧 $V_{cc}$ (たとえば5 v)が供給され、MOST、 $Q_{n}$ のドレイン $D_{n}$ には、この電圧 $V_{cc}$ が入力される内部電源電圧発生回路3 0(これは実際には、基板1 0内に形成されている)により、 $V_{cc}$ より低い電圧 $V_{DP}$ (たとえば3.5 V)が供給されている。

【0011】外部電圧Vccは、基板電圧発生回路20に 入力され、ここで基板10のパイアス電圧たとえば-3 Vを発生する。なお、回路20は、基板10の外部に記 載されているが、実際には基板10の内部に設けられて いる。通常メモリの集積度は、メモリアレーとそれを駆 動する、あるいはそれから出力される微少信号を増巾す 40 るセンスアンブ(図示せず)などの、メモリアレーに直 接接続されている周辺回路(直接周辺回路)からなる第 1の回路部40の集積度で決まる。したがってこの部分 のMOST、Qmの寸法は小さくしたい。この寸法はM OST、Qnの耐圧、あるいはホットエレクトロン、基 板電流などの関係から、一般に動作電圧を低くすること によって小にすることは可能である。ここでは、MOS T、Qmのゲート酸化膜 toxlを薄くし、ドレイン電圧は Vccより低い電圧Vopとし、チャネル長を短かくしMO ST、Qnの寸法を小さくすることを実現している。勿

4

論、ゲートGoの電圧の最大値も一般的にはVorにする 必要がある。一方、その他の制御回路、つまり直接周辺 回路を制御する回路 (間接周辺回路) からなる第2の回 路部50は、チップ全体に占めるその面積は約10%で あるから、特に寸法の小さなMOSTを使う必要もな い。むしろこの間接周辺回路は外部の入力端子が接続さ れるから、静電破壊耐圧などが十分高くなければならな い。このためには一般にここのMOST Qpのゲート酸 化膜 tox2を厚くし、それに伴ない寸法(たとえばチャ ネル長)の大きなMOST Qpを使う必要がある。ここ では、このゲート酸化膜 tox2をゲート酸化膜 tox1より 厚くし、チャネル長を長くしたことに伴ない、Qpのド レイン電圧を、Qaのドレイン電圧Vppより高いVccと する。勿論ゲートGpの電圧の最大値は一般的にはVcc とする。なお、Qp、QaのソースSp、Saはいずれもア ース電位に保持される。図1のように、高集積度に影響 するメモリアレーと直接周辺回路からなる第1の回路部 40のMOST Qaの寸法は小さくし、間接周辺回路か らなる第2の回路部50のMOST Qpの寸法はより大 きくするわけである。またこうすることによって、チッ プ外部からの電源電圧 (Vcc:たとえば5V)を動作電 圧とすることよって、MOST、Qpは動作可能とな る。またQaは、Vccをチップ内で電圧変換して、より 低い動作電圧 (Vpp:たとえば3.5V) で動作可能と なる。一般に動作電圧を低くするほど、それに応じてV thも低くするのが高速という点で望ましい。この点、M OSTの一般的特性からゲート酸化膜 taxが小になれば Vthも低くなるので、メモリの動作速度に大きな部分を 占める第1の回路部の動作速度を高速化できる。

【0012】したがって本方式は高速化という点でも都合がよい。尚、用途に応じてイオン打込み技術によって Vthを適宜調整できることは明らかである。

【0013】本方式を、1トランジスタ型メモリセルからなる実際のダイナミックN-MOSメモリに適用する場合、いくつかの考慮を払うことによって、より有効に使える。この一例を図2に示す。これは折り返し型のデータ線を有するメモリである。このメモリは、外部電源電圧Vcc(5V)を入力されて、約-3Vの基板パイアス発生回路20と、外部電源電圧Vccが入力されて、

40 3.5 Vの内部電源電圧 V P および約3 V の直流電圧 V を発生する内部電源発生回路30と、外部電源電圧 V ccと、外部アドレスAi~Aj, Ai~Aj, 、外部制御信号が入力され、内部アドレス信号ai~aj、 ai~aj, 、内部制御パルス ø0, ø1, ø3, øx, øy を出力する間接周辺回路と、電圧 V D P V 、アドレス信号ai~aj、ai~aj, 、制御パルス ø0, ø1, ø3により制御される、メモリ孔MAと直接周辺回路40とからなる。直接周辺回路には、X アコーダ X D、Y デコーダ Y D、プリチャージ回路 P C、センスアップ S A とが含まれている。なお、図 2 において、回路50 A

は、間接周辺回路50の内、ワード線駆動パルスを発生する部分を別に取り出して示したものである。この回路50A内において、パルスφί, φί は、間接周辺回路50内にて発生される回路である。

【00]4】ここで、間接周辺回路50に入力される外部アドレス信号、外部制御信号はいずれも、外部電源電圧 $V_{cc}$ とアース電位との間で変化する信号である。この回路50から出力されるパルスの内、 $\phi$ 1,  $a_i$   $\sim$   $a_i$  はいずれも内部電源電圧 $V_{DP}$ とアース電位間で変化するパルスであり、パルス $\phi$ 0は、プリチャージ用トランジス $\phi$ Qp, Qp Qp, Qpo, Qxo, のしきい値を $V_{th}$ とすると、 $V_{DP}$ + $V_{th}$ より大きいレベルを取るパルスであり、パルス $\phi$ 3は、トランジス $\phi$ QA, QA のしきい値だけ $V_{DP}$ より低いレベルを取るパルスである。また、パルス $\phi$ x,  $\phi$ yは約1.5 $V_{DP}$ のレベルを取るパルスである。

【0015】本回路の動作は以下の通りである。

【0016】メモリアレーMA内の選択されたメモリセ ルMCから記憶情報に応じてアータ線D一に現われる読 み出し信号電圧は、ダミーセルDCからデータ線Dに現 20 われる参照電圧を用いてセンスアンプSAにより情報 "1"、"0"と判定されるわけだが、その過程は下記 となる。すなわち、各データ線対D、D一は、プリチャ ージ信号 ø oによって V pp (く V cc) にプリチャージさ れた後、øoはオフとなり、D, D はVDPに保持され る。このプリチャージ信号øcの振幅は、データ線プリ チャージ回路PC中のMOST Q<sub>p</sub>, Q<sub>p</sub>一のV<sub>th</sub>のば らつきの影響を受けて、D、D一のプリチャージレベル が不平衡になる(これは読み出し時に等価的雑音とな る) のを防ぐために Vprよりも十分大きい(> Vpr+ V th) 振幅であればよい。次にQCによりプリチャージ時 にOVにクリヤされた選択ワード線W上のメモリセルM Cを読み出すために、ワード起動パルス sx' (振巾は 外部電源電圧Vcc)がワード電圧発生回路WGに印加さ れる。この時デコーダXDはすでにアドレス ai~ ajに よって選択されているから、ワードドライバMOST Qxsのゲートは高レベルに保持されている、すなわちQ XSはオンになっている。ワード電圧発生回路WGは、パ ルスφx′を受けて、振巾Vppのパルスφxを出力するも ので、その出力 øxは、W′からそのままWに伝わる。 この場合、目的に応じて、例えばMCからD一への読み 出し電圧を大にするためにWへの印加電圧を大にするた めに、プートラストラップ容量CBを介してφ1(振巾V DP) を印加することも行われる。昇圧回路 V Uは、パル スもi′(振巾Vcc)を受けてパルスもjを出力するもの である。この場合の昇圧電圧は、CBとW′とWの和の 寄生容量とす1の振幅で決まるが、0.5 VpP程度は可能 である。したがってWには 1.5 Vp程度の振幅のパル スが生じる。同時に図2では省略したが、ほぼ同種の回 路によってダミーワード線DWにも1.5 Vppのパルス

6

【0018】さて通常のメモリでは、前述したように、 Vccを5Vに維持したままで、高集積化していく、つま りMCを小にしていくと、当然耐圧が問題となってくる わけだが、本発明のように、集積度に直接的に関係する メモリセルMC、ダミーセルDCと、MCとほぼ同じピ ッチでレイアウトされる直接周辺回路ならびにMOST (例えば、SA, PC, XD, YD, QIS, QYS, Q<sub>D</sub>, Q<sub>D</sub><sup>-</sup>, DC. Q<sub>CL</sub>) の動作電圧を下げれば、これ らの耐圧の問題がなくなるために、小さい寸法の素子 (MOST, コンデンサ、抵抗) を用いて小さな面積に レイアウトできることになる。また一方、間接周辺回路 の面積は、全体のチップ面積からみて、占める割合は小 さいから、高い動作電圧でも安定に動作するようにより 大きい寸法の案子を用いることができる。すなわち外部 からみて高電圧で動作する高集積メモリが可能となる。 【0019】次に寸法を小にするための具体例を以下に 列挙する。

【0020】の 酸化膜を選択的にうすくする;一般に MOSTのゲート酸化膜厚が小になるほど小さいチャネル長しても正常なトランジスタ特性を示す。したがってチャネル長を小にして、小さな面積でレイアウトするには、ゲート酸化膜を小にする必要がある。しかし前途したように、耐圧(ドレイン・ソース間)が低下する。したがって本発明のように、Lに応じて動作電圧を使いわけることが重要である。またMOS LSIでは、このうすい酸化膜をコンデンサとして用いることがよく行われる(図2のCB、Csなど)。この場合にも、うすいゲート酸化膜を用いれば小さい面積で大きな値のコンデンサも作れるので、このようなコンデンサを低電圧動作する個所に使うことができる。したがってうすい酸化膜がメモリアレや直接周辺回路部で用いられるということは高集積化にとって本質的に重要である。

【0021】② ゲート酸化膜の小なるMOSTのLと Vthをより小にする;うすい酸化膜が選択的に使えることにより、MOSTの一般的な特性から明らかなよう に、LやVinが小にできる。だから、この可能性を積極的に用いることによって、速度を低下させずに高集積化が可能である。なぜなら、うすい酸化膜の領域は動作電圧が低いわけで、このままでは低速動作しかしないことになるが、幸いなことにこの領域ではLやVinを小にできる。このLやVinを積極的に小にすることは、高速動作をさせることにつながるからである。

【0022】 ⑤ 低電圧で動作させる領域では素子分離はより容易にできる。したがってこの分だけ案子分離幅は小にできる。つまり高集積化が可能である。あるいは、素子分離特性に寄与する層間膜厚をうすくできる。したがってこの分だけ平坦化され、配線(例えばA1)の断線が少なくなり高歩留りになる。

【0023】すなわち、図6に示すように、2個のMOSTQni,Qm2の上部を例えばA1配線WAが走っていて、それに高電圧が印加されているとする。また一方のMOSTのドレインDmiに高電圧が、他のMOSTのソースSm2に低電圧が印加されているとする。QmiとQm2を電気的に分離できる素子分離幅Lpは、WAに印加される電圧Vpp、膜間膜厚tppに依存し、一般にはVppが小になるほど、top大なるほど、Lpは小にできる。したがってtop一定のもとで本発明を採用すればVppは小であるから、Lpは小にでき、高集積化できる。またLp一定のもとではtopを小にできるから、段差の少ない断面にできる。したがってA1の断線は少なくでき、高歩留りとなる。

【0024】② 上記方式の利点をさらに調するために、メモリアレーならびに直接周辺回路の主要部の拡散層の深さxjを間接周辺回路部のそれよりも小にする。すなわちxjが小なる方が、小さい寸法のMOSTが使えるからである。

【0025】尚、あきらかなように、動作状態を考慮することにより、場合によっては、直接周辺回路内の素子寸法も選択的に大きくして使うことも考えられる。たとえばQcLなどはそのドレイン・ソース間に1.5 Vpの高電圧が加わるから、大きな寸法のMOSTを使うなどの工夫も必要である。

【0026】また、センスアンプSAでは、QA、QA を余り小さくしすぎると製造バラッキにより、これらの しきい値が一致しないことがあり、メモリセル読出しノ イズとなるので、QA、QA の寸法は選択的に大きくす ることが必要である。

【0027】なお、図2のメモリにおける具体的寸法例は図7のとおりである。これらの各種寸法の組み合せは、用途に応じて選ぶことは可能である。

【0028】たとえば、xjやtopは本図のように2種にした方が本発明の利点が最大限活かせるが、製造のしやすさから、1種にすることも可能である。

【0029】また図3は、図2のワード電圧発生回路W Gと電圧昇圧回路VUの回路構成を示す。WGとVUは 50

いずれもデプレッション型のNチャンネルMOST (V th=-3.5V) QDNと、このMOSTのソース電圧を 電源電圧とする、従来のパルス発生回路PGとからな る。入力パルス電圧 dx', di'の振巾は Vccである が、デプレッションMOST、QMによってa点の電圧 が-3.5 Vに保持される。ワード電圧発生回路WG内 のパルス発生回路PGは、入力パルス \*\* の立上がり に応答して、電圧 Vor (=3.5 V) のパルス gxを出力 する。さらに、その後電圧昇圧回路VU内のパルス発生 回路PGは、入力パルスφ′(振巾Vcc)の立上がりに 応答して電圧Vorのパルスφ1を出力する。この結果、 線W'はキャパシタンス CBの作用により昇圧されて~ 1.5 Vmとなる。(図4)回路 P G の出力電圧は、V ccを変化 (たとえば5→8V) にしても、MOST Q INのVthによって一義的に決まる(図5)から、ほぼー 定である。すなわち、図Sに示すように外部電圧Vccが 変化するときに、外部電圧Vccが所定の電圧以下のとき

【0030】なお、図3に示した回路WG, VUのごとく、D型NMOSとパルス発生回路を用いて、外部電圧Vccに等しい振巾を有する入力パルスに応答してこれより小さい電圧Vppに等しい振巾を発生する方法はこれらの回路WG, VUに限られず、間接周辺回路60にも用いられる。

と所定の電圧以上のとき、すなわちしきい値電圧Vth以

下のときとしきい値電圧Vth以上のときとでは外部電圧

Vcの変化に対する内部電源電圧Vpの変化の仕方が違

うことを利用しているのである。このことは、Vccを過

大にしても、メモリアレーMAや直接周辺に多用されて

いる微細MOSTを破壊から守ることを意味する。

【0031】図3に示した、トランジスタQMはVc電源を受けてVm電圧を出力しているので、内部電源電圧発生回路30もこのトランジスタを用いて構成できる。つまり、Vmを発生する部分には図3のようにドレイン、ゲートにそれぞれVcc、アース電位が印加されるVth=-3.5 Vのデプレッション型トランジスタを用いれば、そのソースから電源電圧Vmを得ることができ、さらに、V′を発生する部分には同じ構成のトランジスタのソースに、エンハンス型のトランジスタのトレインとゲートを接続し、このトランジスタのしきい値を0.5 Vにすれば、このトランジスタのソースから、電源電圧V´を得ることができる。

【0032】次に低電圧に変換された電源電圧の印加方式について具体例を述べる。

【0033】図8は、チップ内の間接周辺回路のすべて(PG1, PG2など)に、共通の電圧コンパー930から電圧 $V_{DP}$ を供給する方式である。これらPGからの出力パルスが図 $20\phi1$ 、,  $\phix$ 、,  $\phi3$ , ai ai, ai ai ai ai などになる。この場合30が電流供給能力が十分あれば、間接周辺回路を構成する各パルス発生回路がそれぞれの負荷容量C1, C2, C3を駆動したとし

ても、VDPの電源変動は特に問題はない。しかし30の電流供給能力が小さければ、各パルス発生回路PGが動作する毎にVDPは変動し、この変動は電源線容量CDPが大きければ長時間持続する。すなわち、複数のPGは相互にVDPの変動という形で干渉しあい、各PGからは理想的なパルス波形が得られなくなる。この欠点を解決したのが図9である。各PG毎に電圧コンバータをつけるので上記欠点はなくなる。実は、図3がその具体的実施例だったわけである。

【0034】図10は、低電圧の出力パルスを必要とするPGとそうでないPGを混在して使う場合の印加方式である。たとえば、PG1あるいはPG4の出力パルスは、前述したように、低電圧パルスを必要とする直接周辺回路あるいはメモリアレーに印加される。

【0035】図11は、図8の欠点であるVorを介する 相互干渉を少くする他の一実施例である。間接周辺回路 を構成する各PGを分類すると、ある特定の複数のPG がある時間帯にのみ動作し、他の複数のPGは異なった 時間帯にのみ動作するというように、動作する時間帯に 応じて複数のPG群に分類できる。たとえば、アドレス 20 マルチプレクス方式のダイナミックメモリなどのよう に、2個の外部印加クロック(41, 42)のそれぞれに 対応して動作する2個のPG群がチップ内部に存在する わけで、この場合、電圧コンバータは、 ø1, ø2毎に用 いれば、VDPを介して、ø1とø2に関係するPG間の干 渉はなくなる。あるいは、図12のように、入力信号 ø がONの場合に動作するPG(PG1, PG2, PG 3, …) とOFFの場合に動作するPG (PG1′, P G 2′, P G 3′, …) とに分けて、すなわち ¢ の論理 状態に対応して動作する2種のPG群に分けて、それぞ 30 れに電圧コンパータ30を接続する方法も考えられる。 ここでダイナミックメモリの例をとると、〆がONの場 合は、メモリ動作をさせる時間帯に、またOFFの場合 はプリチャージ動作をさせる時間帯に対応する。

【0036】次に電圧コンバータ自身の回路方式につい て図3以外の実施例を述べる。説明を簡単にするため通 常用いられるダイナミック型パルス発生回路を用いて説 明する。このパルス回路PGの動作の詳細は、昭和54 年度電子通信学会半導体・材料部門全国大会No. 6 9 に 記されている。その概略を図13で説明する。すなわ ち、入力すいが印加されると、Qpのゲート電圧は高電位 から低電位に放電されて、QpはOFFになり、同時に QLのゲート電圧は低電位から高電位(ブートストラッ ブ容量を用いて V œ以上の高電位に充電される) になる 結果、QLはONになり、出力 øoは低電位(OV)から 高電位(Vcc)になる。このような回路形式で、低電圧 の出力パルスを得るには、図3のような実施例があげら れる。しかし場合によっては、図14のように外部から の供給電源であるVccと等しい振幅のパルスすiが入力 した場合、各PGの出力 ø01~ ø04の振幅もVccである

10

が、ある特定の出力(たとえば \$0i´, \$0i´) だけは 余分に、より低電圧振幅(Vp)のパルスも出力して、 この低電圧パルスを直接周辺回路やメモリアレーに印加 したい場合もあり得る。この場合の電圧コンパータの実 施例を第15,16に示した。

【0037】図15は、図13の出力段に $\phi$ 0′用のインパータQL′とQ $\phi$ 0′を並列に付加した例である。QDNは図3と同じデプレッションMOSTである。また図16は、QDとQLに直列に図3と同じデプレッションMOSTQDNを付加し、その両端から出力をとり出した例である。明らかに $\phi$ 0はVccまでの振幅が得られ、デプレソションMOSTのしきい値電圧で規制されてVDPの振幅になった $\phi$ 0′が、 $\phi$ 0と同時刻に得られる。

【0038】また図17は、図16の øg′を図3に示すように昇圧した例である。

【0039】以上のように低いレベルをとるパルス発生 回路を述べてきたが、このままでは高信頼性の集積回路 は得られない。すなわち、通常の集積回路では最終製造 工程の後に、エージング試験と称して、通常動作で用い られる電源電圧よりも十分高い電圧を故意にチップ内の 各トランジスタに印加することによって、ゲート酸化膜 不良などでもともと故障のおこりそうなトランジスタを 初期に見つけることによって、信頼性を保証している。 しかし本例で述べたように、定電圧化してしまうと、外 部電源電圧を高くしても、各トランジスタには十分高い 電圧が印加されないため、十分なエージング試験は不可 能である。そこでエージング試験の場合のみ、たとえば デプレッションMOSTのゲート電圧をアース電位より も高くすることが考えられる。こうすることにより、デ プレッションMOSTのよく知られた性質から明らかな ように、ゲート電圧を高くした分だけ出力電圧は高くな るわけである。エージング時に印加する手段としては図 18に示すように、スイッチSWによってデブレッショ ンMOST QDNのゲート電圧を、通常の動作時にはア ース電位に、またエージング時には適当な電圧VEにす ればよい。図19はその具体的実施例である。すなわ ち、チップ内の複数のQoNのゲートは、チップ内の抵抗 Rによって、チップ内でアースに接続される。一方ゲー トはポンディングパッドPDを介してパッケージのピン PNに接続される。通常の動作時に、このピンをオープ ンにしておけば、各QDxのゲートはアース電位になる。 またエージング時にこのピンに電圧を印加すれば、QDV のソースには、電圧を印加した分だけ高い電圧が得られ るわけである。

【0040】図20は、上記のようにエージング用のピンをわざわざ設けずに、チップに加わる外部クロックの位相関係をエージング時のみ調整し、同じ効果を得るための実施例である。たとえばダイナミックRAMでは、よく知られているように、2種の外部クロックRAS

(Row Address Strobe) とCAS (Column Address Str

11

obe) の適当なタイミング関係で動作する。通常、RASが高レベルでCASが低レベルの組み合わせでは用いないので、逆にこの組み合せをエージング時に用いればよい。すなわち図20のような論理をとることにより、上記組み合せの場合のみQDMのゲートがアース電位よりも高い電位をとることができる。

【0041】なお以上の実施例は、説明の都合上、デブレッションMOSTの実施例であったが、明らかにエンハンスMOSTでも可能である。ただし、デブレッションMOSTの例と同じ効果を得るには、そのゲートに一 10定の定電圧を印加する必要がある。たとえば、エンハンスMOSTのゲートに定電圧Vppを得るには、このエンハンスMOSTのしきい電圧)を印加する必要がある。外部電源電圧の変動によらず、Vpp+Vthをチップ上で一定にすることは一般に可能であるから、上記のエンハンスMOSTを使うことができるわけである。

#### [0042]

【発明の効果】以上から高集積で高信頼度のメモリが可能となる。尚本方式はダイナミックMOSメモリ以外に 20 も、たとえばスタティックMOSメモリやバイポーラメモリその他のメモリあるいは、上記の概念が適用できる集積論理回路にも適用できることは明らかである。

#### 【図面の簡単な説明】

【図1】本発明をDRAMに適用した例のチップ断面図である。

【図2】本発明をDRAMに適用した例の回路図であ る。

【図3】図2におけるワード電圧発生回路と電圧昇圧回路の実施例である。

【図4】図3の動作を説明するための図である。

\*【図5】内部電源発生回路の入力と出力の関係を示した 図である。

12

【図6】 素子構成を説明するための図である。

【図7】素子の具体的寸法例である。

【図8】電圧コンバータの供給方式の一実施例である。

【図9】電圧コンバータの供給方式の一実施例である。

【図10】電圧コンバータの供給方式の一実施例である。

【図11】電圧コンバータの供給方式の一実施例である。

【図12】電圧コンパータの供給方式の一実施例である。

【図13】ダイナミック型パルス発生回路を示す図である。

【図14】本発明のパルス発生回路の一実施例を示す図である。

【図15】図14における電圧コンパータの一実施例を示す図である。

【図16】図14における電圧コンバータの一実施例を示す図である。

【図17】図16を図3のに適用した例である。

【図18】エージング時の電圧印加方法を示す図である。

【図19】エージング時の電圧印加方法を示す一実施例である。

【図20】エージング時の電圧印加方法を示す一実施例である。

#### 【符号の説明】

Vpp…内部電源電圧、Q…トランジスタ、MC…メモリ ・ セル、SA…センスアンプ、PC…プリチャージ回路。

(図 4 ] (図 5 )

B 4

Voc


Voc

(V) 4

2

Voc (V)

Voc (V)



【図6】

**22**) 6


【図7】

【図1】


Ø 図 7 MOST間 の高級 単さ um 10000à 4000+ 1.6~2.0 6000~ top MOST图 お幕中 7 7 有数層 tU 裁抗 ( 中台 × 胀 SB Ga 拖禄陈厚 サングス 400Å - 200Å 9-1 tox toxi しゃり値 0.3~0.1  $0.6 \sim 0.3$ V th VDP(~3.5V) tU 有数面 0.2 × RK 絶缘膜厚 200Å 20 400A ゲート tox Vcc(5V) MOS チャネル長 0.7~1.0 1.5~2.0 個し QA, QA については 3.04m 歐 mπ/ 2.0~2.5 1.2~1.5 \_ 1 ኍ 回路案子 度 **W**6 盌 炲 霏 фr メモリアト ઋ 換 0 J 窒 圕 R ャ 뜐 ᄗ

【図2】

**2** 2




【図19】






**23** 3




【図18】

図 18




[図11]

**#**11




【図12】


**20** 1 2



【図13】

**図13** 





【図10】

**図**10

【図17】

**23 1 7** 

